- 相關(guān)推薦
Multisim的輔助數字電路設計研究論文
摘要：Multisim在實(shí)際應用階段具有較強的優(yōu)勢特點(diǎn)，不僅能夠實(shí)現對模擬電路的細化探究，更能根據實(shí)際情況進(jìn)行仿真性分析。實(shí)際上Multisim是以設計為主體的工具形式，其優(yōu)勢不僅體現在對模擬電路的設計上，更重要的是，在數字電路分析設計框架中，其功能效用也是無(wú)可比擬的。
關(guān)鍵詞：Multisim；輔助電路設計；VHDL
在以往進(jìn)行電路設計時(shí)，設計理念往往較為單一，并以從下至上為主體，依托試探等方法設計工作就能順利開(kāi)展。通常情況下，電路參數需要預先設定，這就需要對以往的電路數據進(jìn)行分析，而后根據經(jīng)驗對參數進(jìn)行確定，在這一階段中的模型建設大多服務(wù)于電路特性研究。通過(guò)對電路及器件進(jìn)行簡(jiǎn)單模擬，就能為后續電路的連接及標準預估奠定基礎，從而促使其各項指標得到預設狀態(tài)。該種設計工作的開(kāi)展需要大量的資金支持，并且應用能效普遍不高。在信息技術(shù)不斷拓展應用的過(guò)程中，部分要求較高的電路可以以此應用為前提逐步推進(jìn)電路設計工作。Multisim作為設計工具，能夠通過(guò)計算機對電路進(jìn)行科學(xué)設計，實(shí)現其能效作用的最大化發(fā)揮[1]。
1標準通用器件的設計方法
Multisim是現階段應用較廣的設計工具，能夠實(shí)現對電路的仿真建設及設計，在實(shí)際操作階段，Multisim能夠將信息資源進(jìn)行結構性整合，而后在原理圖能夠高效傳輸的基礎上，應用相關(guān)設備就能對數據進(jìn)行分析，仿真環(huán)境中各項數據就能高效滲透及顯示。以模60計數器數字電路為基準，促使其能效作用充分發(fā)揮，就需要對中間核定計數進(jìn)行標準限制，這就需要將其劃分為兩組不同層次。第一級應當服務(wù)于個(gè)位計數，而再一級則應當以十位為基準進(jìn)行計數。由于以上兩級所涵蓋的計數范疇并不一致，這就應當對原始數據進(jìn)行處理，并應用具有清零作用的芯片，確保其應用能效與設計要求相契合。為了對模60計數器的運作流程進(jìn)行質(zhì)量控制，提高計數結果的精準度，在Multisim設計平臺上就需要將側重點(diǎn)放在電路結構設計中，促使電路情況能夠全面體現。實(shí)際上在Multisim運行階段需要在元器件庫中選取相應規格及標準的顯示器，而后在對方波信號源進(jìn)行精準掌控后，就需要選擇與實(shí)際需求相符合的邏輯分析儀，對其結果進(jìn)行探究就能科學(xué)衡量計數工作的精準度。在實(shí)際分析階段，應當嚴格按照相應作用機制對其進(jìn)行累加計數。當兩級都能夠達到相應值量標準時(shí)，計數器將會(huì )恢復到最初始狀態(tài)。后續循環(huán)計數就可以以時(shí)間規律為基準，這樣就能促使模60的計數功能充分發(fā)揮。
2以VHDL為主體的設計方法
VHDL實(shí)際上就是硬件展示語(yǔ)言，其本身具有一定的國際特性，標準界限也相當清晰，相對不斷創(chuàng )新發(fā)展的Multisim，在實(shí)際運作階段就能以此為語(yǔ)言主體形式逐步推進(jìn)對電路的設計工作，并且軟件仿真器也具有一定的多樣化特點(diǎn)，實(shí)現對不同模型的優(yōu)化結合。Multisim在實(shí)際設計階段，能夠根據要求發(fā)揮其編譯功能，這與器件設計可以相互分離，實(shí)現對細節的精準把控。CLR在應用框架中占據重要地位，具有人工清零作用，作為端體形式，當其值量為1時(shí)，計數器所輸出的數值就會(huì )隨之改變，并以零為主體顯示出來(lái)，需要注意的是，只有其值量達到1，計數器才能顯示數據，實(shí)現輸出能效。當計數器顯示數據為零，計數允許端的數值為1時(shí)，可以根據時(shí)鐘狀態(tài)逐步推進(jìn)計數工作，確保輸出狀態(tài)與實(shí)際情況相符合。在最初階段，需要確保時(shí)刻的個(gè)位及十位都達到清零標準，而后在開(kāi)始進(jìn)行計數的流程化項目中，個(gè)位數值將會(huì )呈現出從0至9的趨勢狀態(tài)，而十位的數值變化則與其存在一定差異，從0至5進(jìn)行變化。當以上兩個(gè)部分的數值度到達最頂端狀態(tài)時(shí)，人工清零能效就會(huì )發(fā)揮，而后就會(huì )重新開(kāi)始下一輪的計數，因此不難發(fā)現，該流程具有限制的循環(huán)性特點(diǎn)。在這一階段，當進(jìn)位輸出端口發(fā)生進(jìn)位變化時(shí)，就說(shuō)明已經(jīng)完成清零并進(jìn)入了下一階段的計數[2]。以VHDL為依托進(jìn)行語(yǔ)言設計，是較為常見(jiàn)的方法，其本身權限范圍可以根據實(shí)際情況進(jìn)行拓展，并實(shí)現對不同模值進(jìn)行計數，相對的計數器功能也能充分發(fā)揮，實(shí)現這一指標需要對程序進(jìn)行調整，將目標值劃分為多個(gè)部分，而后對其數值進(jìn)行乘積就能獲取相應需求信息。通過(guò)對VHDL語(yǔ)言進(jìn)行充分利用，就能對電路進(jìn)行合理設計，不僅如此仿真后的功能也將趨于正常標準，但在進(jìn)入到最后階段時(shí)，其顯示的綜合結果也不一定百分之百的精準。在特殊情況下，對其進(jìn)行延時(shí)處理就能確保顯示結果與實(shí)際電路運行狀態(tài)更為貼近[3]。
3結束語(yǔ)
綜上所述，Multisim在進(jìn)行數字電路分析設計階段，其優(yōu)勢性能較為顯著(zhù)，它能夠根據實(shí)際情況對數字電路的設計環(huán)境進(jìn)行模擬，這不僅能夠將數字電路的設計方向及主體進(jìn)行全面展示，更能進(jìn)一步提高電子系統的設計能效，促使系統環(huán)境更加安全、穩定，凸顯設計的靈活性及科學(xué)性特色優(yōu)勢。
參考文獻：
[1]周?chē)?韓建,于波.基于Multisim和Authorware的數字電路仿真實(shí)驗平臺設計[J].實(shí)驗技術(shù)與管理,2015,32(4).
[2]楊慶.基于Multisim的數字電路設計性實(shí)驗研究[J].九江學(xué)院學(xué)報(自然科學(xué)版),2010,25(2).
[3]程珊.Multisim2001在教學(xué)中的仿真應用研究[J].南方農機,2010(3):36-38.
【Multisim的輔助數字電路設計研究論文】相關(guān)文章：
電視機數字模塊的電路設計論文06-25
視頻信號電路設計研究論文07-03
電路設計論文07-03
數字電路教學(xué)研究論文07-03
研究生學(xué)位論文的撰寫(xiě)步驟與計算機的輔助應用論文07-04
農業(yè)機械數字化設計的研究論文07-03
項目教學(xué)法在VHDL語(yǔ)言與數字電路設計課中的應用論文06-26