CMOS分頻器電路設計論文

時(shí)間:2022-12-17 05:46:25 電子技術(shù)/半導體/集成電路 我要投稿
  • 相關(guān)推薦

CMOS分頻器電路設計論文

  1.二分頻單元設計

CMOS分頻器電路設計論文

  本次設計基于TSPC實(shí)現2n分頻,即二分頻單元是最基本單元模塊。本設計采用基于TSPC結構的D觸發(fā)器搭建二分頻單元。

  1.1基于TSPC的D觸發(fā)器

  基于TSPC的D觸發(fā)器電路采用11個(gè)晶體管構成的四級鐘控互補輸出方式實(shí)現,其中D為輸入信號,Q為輸出信號,φ為時(shí)鐘信號。從圖中可以得到:當“φ=0”時(shí),第1級電路將開(kāi)啟鎖存器從而接收輸入信號D,同時(shí)第2級的輸出被預充電,第3、4級保持原有狀態(tài)不變。當“φ=1”時(shí),第1級的輸出信號將作為第2級的輸入,產(chǎn)生第2級新的輸出信號,第3級將采樣第2級的輸出信號傳送輸出到第4級,第4級反相輸出對應信號得到輸出Q值。由于采用動(dòng)態(tài)結構,該觸發(fā)器晶體管數目少,且功耗較低,有利于達到后續多級級聯(lián)結構中高性能、低功耗的設計目標。

  1.2基于D觸發(fā)器的二分頻電路

  基于D觸發(fā)器的二分頻電路由13個(gè)晶體管構成的互補反饋控制電路實(shí)現。當輸入信號D頻率為500MHz,脈沖電壓為1.8V,從圖中可以看到,基于TSPCD觸發(fā)器構成的二分頻單元可以準確地實(shí)現二分頻的功能。

  1.3二分頻電路的優(yōu)化

  采用TSPC動(dòng)態(tài)D觸發(fā)器結構實(shí)現二分頻電路,雖然在晶體管數目和功耗方面獲益,但同時(shí)代價(jià)是電路對噪聲更加敏感。而襯底噪聲是對分頻器電路影響較大的噪聲源之一。針對上述問(wèn)題,本設計在電路結構方面對二分頻單元電路進(jìn)行改進(jìn),增加了噪聲通路方式從而有效降低分頻器電路對襯底噪聲的靈敏度,提高電路的抗噪聲能力。優(yōu)化后的二分頻電路如圖5(a)所示,對應仿真結果如圖5(b)所示。

  2.仿真結果

  將6個(gè)二分頻單元串聯(lián)即得到對應的26分頻器電路。(a)、6(b)、6(c)、6(d)、6(e)、6(f)分別給出了對應分頻器電路在500MHz輸入情況下2分頻、4分頻、8分頻、16分頻、32分頻、64分頻信號輸出。從圖中可以看出:輸入信號周期為2ns(頻率500MHz),Q1的輸出為4ns,即實(shí)現了2分頻(2的1次方);Q2的輸出為8ns,即實(shí)現了4分頻(2的2次方);Q3的輸出為16ns,即實(shí)現了8分頻(2的3次方);Q4的輸出為32ns,即實(shí)現了16分頻(2的4次方);Q5的輸出為64ns,即實(shí)現了32分頻(2的5次方);Q6的輸出為128ns,即實(shí)現了64分頻(2的6次方)。綜上所述,電路可以對輸入信號500MHz進(jìn)行2的N(N小于等于6)次方分頻。另外,由于二分頻單元電路的高性能低功耗優(yōu)勢,總的分頻器電路在實(shí)現高性能分頻功能的同時(shí)不會(huì )引入太大的功耗,適于低功耗應用。對單個(gè)二分頻單元電路和總電路功耗仿真仿真結果表明,單個(gè)二分頻單元電路靜態(tài)功耗為3.9μW,總電路靜態(tài)功耗為23.7μW。

  3.版圖設計

  3.1二分頻單元版圖

  在版圖的設計中,現有文獻中大多數的分頻器設計都是將VDD和GND環(huán)繞包圍版圖中的MOS管。本設計根據本次分頻器設計的實(shí)際布局,采用2個(gè)U型的版圖設計,避免了面積方面的浪費。另外,該設計有利于消除分頻器應用中部分噪聲。每個(gè)二分頻單元的版圖面積僅為18×5.4μm2。

  3.2總體版圖

  基于二分頻單元版圖,在CadenceVirtuso平臺下,設計了總的26分頻器電路版圖,如圖8所示。4.3后仿真結果完成電路版圖后,為了驗證電路加入寄生參數后的功能正確性,提取電路版圖寄生參數對電路進(jìn)行后仿真,結果如圖9所示。瞬態(tài)仿真結果表明:該電路實(shí)現了500MHz輸入情況下2分頻、4分頻、8分頻、16分頻、32分頻、64分頻的信號輸出。

  4.結束語(yǔ)

  本文設計了一種適用于高速低功耗數字集成電路應用的CMOS分頻器電路。仿真結果表明:該電路實(shí)現了500MHz輸入情況下2分頻、4分頻、8分頻、16分頻、32分頻、64分頻的信號輸出。由于采用TSPC動(dòng)態(tài)D觸發(fā)器電路的二分頻單元級聯(lián)實(shí)現CMOS分頻器電路,同時(shí)在結構方面進(jìn)行了優(yōu)化,與同類(lèi)電路相比有效降低襯底噪聲對電路性能的影響。由于該分頻器電路使用的晶體管數目少、尺寸小,對應功耗低,更符合當代高性能低功耗電子設備的應用要求。

【CMOS分頻器電路設計論文】相關(guān)文章:

電路設計論文07-03

關(guān)于電路設計的畢業(yè)論文07-02

無(wú)線(xiàn)充電電路設計論文范文07-02

視頻信號電路設計研究論文07-03

如何區分CMOS與BIOS07-12

cmos設置圖解教程06-27

ami cmos設置教程08-10

電視機數字模塊的電路設計論文06-25

探析電器控制電路與模擬電路設計論文07-02

初探中職學(xué)!禤ROTEL電路設計》實(shí)驗教學(xué)論文06-25

99久久精品免费看国产一区二区三区|baoyu135国产精品t|40分钟97精品国产最大网站|久久综合丝袜日本网|欧美videosdesexo肥婆