筆試題面試題

筆試題面試題

IC 設計基礎(流程、工藝、版圖、器件)

1、我們公司的產(chǎn)品是集成電路，請描述一下你對集成電路的認識，列舉一些與集成電路相

關(guān)的內容(如講清楚模擬、數字、雙極型、CMOS、MCU、RISC、CISC、DSp、ASIC、FpGA

等的概念)。(仕蘭微面試題目)

2、FpGA 和 ASIC 的概念，他們的區別。(未知)

答案：FpGA 是可編程 ASIC。

ASIC:專(zhuān)用集成電路，它是面向專(zhuān)門(mén)用途的電路，專(zhuān)門(mén)為一個(gè)用戶(hù)設計和制造的。根據一個(gè)

用戶(hù)的特定要求，能以低研制成本，短、交貨周期供貨的全定制，半定制集成電路。與門(mén)陣

列等其它 ASIC(Application Specific IC)相比，它們又具有設計開(kāi)發(fā)周期短、設計制造成本低、

開(kāi)發(fā)工具先進(jìn)、標準產(chǎn)品無(wú)需測試、質(zhì)量穩定以及可實(shí)時(shí)在線(xiàn)檢驗等優(yōu)點(diǎn)

英文全稱(chēng)為：N-Mental-Oxide-Senmiconductor。

Metal-Oxide-SemIConductor的意思為金屬-氧化物-半導體，而擁有這種結構的晶體管我們稱(chēng)之為MOS晶體管。

有p型MOS管和N型MOS管之分。由MOS管構成的集成電路稱(chēng)為MOS集成電路，由NMOS組成的電路就是NMOS集成電路，由pMOS管組成的電路就是pMOS集成電路，由NMOS和pMOS兩種管子組成的互補MOS電路，即CMOS電路

9、What is pC Chipset? (揚智電子筆試) 芯片組(Chipset)是主板的核心組成部分，按照在主板上的排列位置的不同，通常分為 北橋芯片和南橋芯片。北橋芯片提供對CpU的類(lèi)型和主頻、內存的類(lèi)型和最大容量、 ISA/pCI/AGp插槽、ECC糾錯等支持。南橋芯片則提供對KBC(鍵盤(pán)控制器)、RTC(實(shí)時(shí)時(shí) 鐘控制器)、USB(通用串行總線(xiàn))、Ultra DMA/33(66)EIDE數據傳輸方式和ACpI(高級 能源管理)等的支持。其中北橋芯片起著(zhù)主導性的作用，也稱(chēng)為主橋(Host Bridge)。 　　除了最通用的南北橋結構外，目前芯片組正向更高級的加速集線(xiàn)架構發(fā)展，Intel的 8xx系列芯片組就是這類(lèi)芯片組的代表，它將一些子系統如IDE接口、音效、MODEM和USB直 接接入主芯片，能夠提供比pCI總線(xiàn)寬一倍的帶寬，達到了266MB/s。

集成電路工藝

integrated circuit technique

把電路所需要的晶體管、二極管、電阻器和電容器等元件用一定工藝方式制作在一小塊硅片、玻璃或陶瓷襯底上，再用適當的工藝進(jìn)行互連，然后封裝在 一個(gè)管殼內，使整個(gè)電路的體積大大縮小，引出線(xiàn)和焊接點(diǎn)的數目也大為減少。集成的設想出現在50年代末和60年代初，是采用硅平面技術(shù)和薄膜與厚膜技術(shù)來(lái) 實(shí)現的。

電子集成技術(shù)按工藝方法分為以硅平面工藝為基礎的單片集成電路、以薄膜技術(shù)為基礎的薄膜集成電路和以絲網(wǎng)印刷技術(shù)為基礎的厚膜集成電路。

首先我們要了解三極管的基本原理，三極管就是一條電流的通道，有一個(gè)電極控制這個(gè)通道的通和斷，如果說(shuō)三極管的基本原理用這樣的比喻比較牽強附會(huì )的話(huà)，在設計三極管的版圖時(shí)，它就非常的確切了，我們先畫(huà)一條綠色的線(xiàn)條表示通道，再畫(huà)一條橫跨過(guò)通道的紅色線(xiàn)條表示控制柵極三極管相當于一條通道，在這條通道上電流出發(fā)的那一端叫做源極，而電流到達的那一端叫做漏極，控制電流通斷的那個(gè)電極叫做柵極，那么柵極需要帶上什么樣的 電壓才表示通道導通呢?一般情況下，柵極對源極的電壓為0V時(shí)，表示關(guān)斷，柵極上帶 0.7V以上的電壓時(shí)，表示導通，應該注意柵極電壓是對源極而言的。

上述的 MOS三極管我們叫它 N型 MOS管，對應的，還有一種 p型 MOS 管， p型 MOS管的特性正好完全相反，電流從漏極出發(fā)到達源極，柵極帶上比漏極低于0.7V以下的電壓時(shí)， MOS管導通。

什么是競爭與冒險現象?怎樣判斷?如何消除?(漢王筆試)

解答：在組合邏輯中，由于門(mén)的輸入信號通路中經(jīng)過(guò)了不同的延時(shí)，導致到達該門(mén)的時(shí)間不一致叫競爭。產(chǎn)生毛刺叫冒險。如果布爾式中有相反的信號則可能產(chǎn)生競爭和冒險現象。解決方法：一是添加布爾式的消去項，二是在芯片外部加電容。

a) 什么是Setup 和Holdup時(shí)間?

建立時(shí)間(setup time)是指在觸發(fā)器的時(shí)鐘信號上升沿到來(lái)以前，數據穩定不變的時(shí)間，如果建立時(shí)間不夠，數據將不能在這個(gè)時(shí)鐘上升沿被打入觸發(fā)器;保持時(shí)間(hold time)是指在觸發(fā)器的時(shí)鐘信號上升沿到來(lái)以后，數據穩定不變的時(shí)間， 如果保持時(shí)間不夠，數據同樣不能被打入觸發(fā)器。

b) 什么是競爭與冒險現象?怎樣判斷?如何消除?

信號在FpGA器件內部通過(guò)連線(xiàn)和邏輯單元時(shí)，都有一定的延時(shí)。延時(shí)的大小與連線(xiàn)的長(cháng)短和邏輯單元的數目有關(guān)，同時(shí)還受器件的制造工藝、工作電壓、溫度等 條件的影響。信號的高低電平轉換也需要一定的過(guò)渡時(shí)間。由于存在這兩方面因素，多路信號的電平值發(fā)生變化時(shí)，在信號變化的瞬間，組合邏輯的輸出有先后順 序，并不是同時(shí)變化,往往會(huì )出現一些不正確的尖峰信號，這些尖峰信號稱(chēng)為"毛刺"。如果一個(gè)組合邏輯電路中有"毛刺"出現，就說(shuō)明該電路存在"冒險"。用 D觸發(fā)器，格雷碼計數器，同步電路等優(yōu)秀的設計方案可以消除。

c) 請畫(huà)出用D觸發(fā)器實(shí)現2倍分頻的邏輯電路?

就是把D觸發(fā)器的輸出端加非門(mén)接到D端。

d) 什么是"線(xiàn)與"邏輯，要實(shí)現它，在硬件特性上有什么具體要求?

將幾個(gè)OC門(mén)結構與非門(mén)輸出并聯(lián)，當每個(gè)OC門(mén)輸出為高電平時(shí)，總輸出才為高，這種連接方式稱(chēng)為線(xiàn)與。

e) 什么是同步邏輯和異步邏輯?

整個(gè)設計中只有一個(gè)全局時(shí)鐘成為同步邏輯。

多時(shí)鐘系統邏輯設計成為異步邏輯。

f) 請畫(huà)出微機接口電路中，典型的輸入設備與微機接口邏輯示意圖(數據接口、控制接口、所存器/緩沖器)。

是不是結構圖?

g) 你知道那些常用邏輯電平?TTL與COMS電平可以直接互連嗎?

TTL,cmos，不能直連

LVDS:LVDS(Low Voltage Differential Signal)即低電壓差分信號，LVDS接口又稱(chēng)RS644總線(xiàn)接口，是20世紀90年代才出現的一種數據傳輸和接口技術(shù)。

ECL：(EmitterCoupled Logic)即射極耦合邏輯，是帶有射隨輸出結構的典型輸入輸出接口電路

CML: CML電平是所有高速數據接口中最簡(jiǎn)單的一種。其輸入和輸出是匹配好的，減少了外圍器件，適合于更高頻段工作。

【筆試題面試題】相關(guān)文章：

c面試題08-04

華為面試題07-11

「MySQL」經(jīng)典面試題07-11

采購面試題07-11

面試題集錦07-11

Java面試題07-12

SQL面試題07-12

面試題與技巧07-12

華為面試題（四）07-11

華為Java面試題07-11