- 相關(guān)推薦
FPGA天線(xiàn)選通電路設計思考的論文
1電路的功能仿真及結果
1.1電路功能仿真
本電路的設計采用了QuartusII軟件進(jìn)行功能仿真。QuartusII是Altera提供的現場(chǎng)可編程門(mén)陣列(FPGA)和復雜可編程邏輯器件(CPLD)開(kāi)發(fā)綜合環(huán)境。QuatusII支持Altera的IP核，包含了LPM／MegaFunetion宏功能模塊庫，使用戶(hù)可以充分利用成熟的模塊，簡(jiǎn)化了設計的復雜性，加快了設計速度。此外，QuartusII通過(guò)和DSPBuilder工具與Matlab／Simulink相結合，可以方便地實(shí)現各種DSP應用系統。其支持Altera的片上可編程系統開(kāi)發(fā)，集系統級設計、嵌入式軟件開(kāi)發(fā)、可編程邏輯設計于一體，是一種綜合性的開(kāi)發(fā)平臺，適用于實(shí)際電路的設計與仿真，可以大大縮短電路開(kāi)發(fā)的周期，提高設計的效率。在分層電路設計中，QuartusII可以采用兩種結構。第一種結構就是每個(gè)模塊分別建立一個(gè)工程文件，在每個(gè)工程中分別調試單元電路，調試通過(guò)后，生成器件，然后再TOP中調用元件即可；另一種就是所有模塊文件統一放在一個(gè)工程文件中，每個(gè)模塊調試時(shí)設置成置頂即可，相互之間沒(méi)有影響，然后生成器件在Top文件中進(jìn)行調用。本文電路的設計與仿真采用了第二種方法，統一放置在一個(gè)工程文件中，便于文件的管理，提高了設計與仿真過(guò)程的效率。對于TOP-Down結構，頂層設計有兩種輸入方式，一種是采用VHDL語(yǔ)言編程，利用例化語(yǔ)句將各個(gè)組成模塊進(jìn)行邏輯連接，從而實(shí)現電路功能；另一種方式就是采用電路圖輸入方式，分別調用庫中已有或編程生成的器件，最終實(shí)現電路設計實(shí)現。本文設計電路采用原理圖輸入的方式，在Top結構中最后形成的電路原理
1.2仿真結果與分析
1.2.1分頻模塊仿真結果本電路中共有3級分頻電路，采用串聯(lián)方式連接，分別為一級9分頻和兩級10分頻，需要得到占空比為1:1的信號，因此10分頻電路輸出必須為占空比為1:1的方波信號，單10分頻模塊仿真結果，能夠得到占空比1:1的方波信號，滿(mǎn)足了電路的設計要求。
1.2.2選通電路仿真結果從上文中可以知道，設計天線(xiàn)選通電路的目的就是產(chǎn)生8路天線(xiàn)打通脈沖，且有效脈沖應該是依次出現的，每一時(shí)刻有且僅有一路信號是有效的，同時(shí)還應按照順序依次有效。本設計總體電路功能仿真結果。從仿真結果中可以看出，在輸入一路時(shí)鐘（CLK）信號的情況下，8路輸出端中每一時(shí)刻僅有1位為0，也就是1位有效，且為0的位是按順序依次出現的，因此電路設計輸出結果滿(mǎn)足系統對電路的要求，同時(shí)也說(shuō)明電路設計是成功的。
2結論
本文采用VHDL語(yǔ)言的層次化和模塊化的設計方法，對系統的邏輯行為進(jìn)行描述，然后通過(guò)綜合工具進(jìn)行結構的綜合、編譯、仿真，可在短時(shí)間內設計出高效、穩定、符合要求的電路系統，而且在不變化頂層文件的情況下即可任意升級、完善模塊電路。硬件描述語(yǔ)言VHDL為設計提供了更大的可移植性和可擴展性，使程序具有更高的通用性，較好的達到了系統對本電路的要求。同時(shí)，基于VHDL語(yǔ)言的FPGA技術(shù)是近年來(lái)新興技術(shù)，功能強大，速度快，應用領(lǐng)域光，在軍事、醫療、通信、視頻技術(shù)等領(lǐng)域都得到了廣泛的應用。雖然目前利用FPGA成本偏高，但是隨著(zhù)產(chǎn)量的增加和應用的進(jìn)一步拓展，成本必將進(jìn)一步降低。因此，本文中電路設計采用了FPGA技術(shù)，符合設備未來(lái)發(fā)展需求，為將來(lái)設備的升級換代提供了必要保障。
【FPGA天線(xiàn)選通電路設計思考的論文】相關(guān)文章：
電路設計論文07-03
低剖面小型化天線(xiàn)的設計論文07-03
生物天線(xiàn)06-29
視頻信號電路設計研究論文07-03
華為 FPGA 工資07-11
探析電器控制電路與模擬電路設計論文07-02
電視機數字模塊的電路設計論文06-25
神奇的生物天線(xiàn)06-26