- 相關(guān)推薦
一種基于時(shí)序邏輯電路的延時(shí)開(kāi)關(guān)設計論文
摘 要：時(shí)序邏輯電路設計是《數字電子技術(shù)》課程中一個(gè)難度大、綜合性高的部分，它綜合了組合邏輯電路和時(shí)序邏輯電路的內容。在進(jìn)行狀態(tài)機設計時(shí)，隨著(zhù)輸入邏輯變量的增加，狀態(tài)數目將呈指數倍急劇增加，這會(huì )使整個(gè)設計變得復雜且容易出錯。以一個(gè)延時(shí)開(kāi)關(guān)控制器的設計為例，提出了一種狀態(tài)機輸入變量簡(jiǎn)化的方法，降低了設計過(guò)程的復雜程度。
關(guān)鍵詞：時(shí)序邏輯電路;延時(shí)開(kāi)關(guān);狀態(tài)機化簡(jiǎn);D觸發(fā)器
0 引 言
時(shí)序邏輯電路的分析和設計是自動(dòng)化、電氣、通信、電子等電類(lèi)專(zhuān)業(yè)必須掌握的重要專(zhuān)業(yè)基礎，是《數字電子技術(shù)》的核心內容、學(xué)習的重點(diǎn)和難點(diǎn)。只有通過(guò)對它的研究與實(shí)踐，才能真正具有設計數字電路的能力。
同步時(shí)序邏輯電路的設計方法可按以下幾個(gè)步驟進(jìn)行：設計要求;原始狀態(tài)圖;最簡(jiǎn)狀態(tài)圖;狀態(tài)分配;選定觸發(fā)器類(lèi)型，求出狀態(tài)方程、驅動(dòng)方程和輸出方程;畫(huà)邏輯電路圖并檢查能否自啟動(dòng)[1]。本文通過(guò)對延時(shí)開(kāi)關(guān)電路這一具體實(shí)例的設計，對時(shí)序邏輯電路設計的一般規律、原則、方法及步驟作了探討和研究。
1 設計要求和基本原理
設計一個(gè)開(kāi)關(guān)裝置，該開(kāi)關(guān)裝置在按鈕k第一次按下時(shí)，三盞燈x，y和z同時(shí)點(diǎn)亮，當k再次按下時(shí)，x燈立刻熄滅;y燈5s后熄滅，在y燈熄滅8s后，z燈熄滅[2]。原理框圖如圖1所示。
由圖1可知，該控制器狀態(tài)機的輸入邏輯變量有3個(gè)，分別為k，td5，td8，k=1表示按鈕按下，td5=1表示5s定時(shí)到，td8=1表示8s定時(shí)到，輸出邏輯變量有5個(gè)，分別為三盞燈x，y，z，高電平表示燈亮，t5=1表示5s定時(shí)開(kāi)始、t8=1表示8s定時(shí)開(kāi)始。
輸入變量有3個(gè)，再加上現態(tài)Q，狀態(tài)機將會(huì )有24=16種狀態(tài)，隨著(zhù)輸入變量的增加，狀態(tài)的數目會(huì )呈指數倍急劇增加。當用狀態(tài)機處理數字電路問(wèn)題時(shí)，如果輸入邏輯變量個(gè)數大于2且狀態(tài)過(guò)多的話(huà)，會(huì )使設計變得復雜且容易出錯，因此必然需要對其進(jìn)行簡(jiǎn)化，也就是將其簡(jiǎn)化為2輸入的狀態(tài)機，并盡量減少狀態(tài)的個(gè)數。簡(jiǎn)化輸入變量的核心思路是將兩個(gè)獨立且互異的輸入合并為一個(gè)輸入，會(huì )使得整體電路變得簡(jiǎn)單。
2 設計實(shí)現過(guò)程
基于上述思想，將td5和td8合并為一個(gè)邏輯變量td/td，經(jīng)過(guò)簡(jiǎn)化后的延時(shí)開(kāi)關(guān)控制器如圖2所示。簡(jiǎn)化后，狀態(tài)機的狀態(tài)減少為23=8個(gè)，這樣大大降低了設計的復雜程度。
2.1 變量定義圖2所示是簡(jiǎn)化后的延時(shí)開(kāi)關(guān)控制器狀態(tài)機，輸入變量有按鈕信號k，以及延時(shí)時(shí)間到信號td，td高電平表示5s延時(shí)時(shí)間到，低電平時(shí)表示8s延時(shí)時(shí)間到，這是簡(jiǎn)化輸入變量法的核心。輸出變量有x，y，z，以及控制延時(shí)電路的信號t，t高電平表示13s延時(shí)電路開(kāi)始工作。
2.2 狀態(tài)轉換圖
圖3所示是簡(jiǎn)化后延時(shí)開(kāi)關(guān)控制器的狀態(tài)圖，該圖是不完全條件狀態(tài)圖，只標注了向其他狀態(tài)轉移的條件而沒(méi)有標注自己轉移到自己的條件，這里假設不向其他狀態(tài)轉移就是保持原狀態(tài)不變。
更為重要的一點(diǎn)，為了避免按鈕按下時(shí)間過(guò)長(cháng)，狀態(tài)連續變化的情況，在狀態(tài)A0和A2中間設置了狀態(tài)A1，當按鈕按下k=1只轉移到A1，然后按鈕抬起時(shí)k=0，進(jìn)入A2狀態(tài)，直到按鈕再次按下時(shí)k=1，才能轉移到A3狀態(tài)。
2.3 狀態(tài)方程與輸出方程
這里設A0=000，A1=001，A2=011，A3=010，A4=110。由狀態(tài)圖可以得到狀態(tài)表1和圖4所示的次態(tài)卡諾圖。因為只用了8個(gè)狀態(tài)中的5個(gè)，必然剩余3個(gè)狀態(tài)，這里設定空余的狀態(tài)全部跳轉到A0，此方法叫最小冒險法，可以盡量地減少產(chǎn)生冒險競爭的風(fēng)險。
將次態(tài)卡諾圖分解并化簡(jiǎn)，可以得到次態(tài)方程，見(jiàn)式(1)～式(3)：Qn+12=Q1Q0td(1)Qn+11=Q1Q0td+Q2Q1+Q2Q0k(2)Qn+10=Q2Q0k+Q2Q1k(3) 由狀態(tài)轉換表可以得到輸出方程，見(jiàn)式(4)～式(7)：x=Q2Q1Q0+Q2Q1Q0(4)y=x+Q2Q1Q0(5)z=y+Q2Q1Q0(6)t=Q2Q1Q0+Q2Q1Q0(7)表1 狀態(tài)轉換表輸入現態(tài)次態(tài)輸出k td Q Qn+1 x y z t1×A0A100000×A1A21 1 1 01×A2A31 1 1 0×1A3A40 1 1 1×0A4A00 0 1 1圖4 Q2Q1Q0的次態(tài)卡諾圖2.4 用D觸發(fā)器實(shí)現延時(shí)開(kāi)關(guān)控制器若選擇用D觸發(fā)器來(lái)實(shí)現該延時(shí)開(kāi)關(guān)控制器，則所設計的邏輯電路如圖5所示。
3 電路時(shí)序仿真將所設計的電路在Multisim集成開(kāi)發(fā)環(huán)境下進(jìn)行仿真，邏輯分析儀仿真結果如圖6所示。從圖6仿真結果可以看出，在按鈕k第一次按下時(shí)，三盞燈x，y和z同時(shí)點(diǎn)亮，當k再次按下時(shí)，x燈立刻熄滅;y燈5s后熄滅，在y燈熄滅8s后，z燈熄滅，設計達到了預期要求。
圖6 延時(shí)開(kāi)關(guān)仿真圖結構產(chǎn)生了兩個(gè)雙負特征峰，隨間距增大，頻率低一些的明顯向低頻移動(dòng)，頻率高一些的向高頻微弱移動(dòng);在兩對結構平行放置的情況下，負折射特征峰隨平面之間距離的增加而向高頻移動(dòng)。
【一種基于時(shí)序邏輯電路的延時(shí)開(kāi)關(guān)設計論文】相關(guān)文章：
基于學(xué)生立場(chǎng)的設計教學(xué)的論文07-05
基于一種便攜式多功能繪圖桌的設計論文07-03
基于DSP整流器設計論文07-03
基于μSOS的智能家居系統設計論文07-04
基于A(yíng)RM的智能家居設計論文07-04
基于Web的網(wǎng)絡(luò )考試系統設計與實(shí)現論文07-03