數字電路實(shí)訓心得體會(huì )2篇
心中有不少心得體會(huì )時(shí)，不如來(lái)好好地做個(gè)總結，寫(xiě)一篇心得體會(huì )，從而不斷地豐富我們的思想。那么心得體會(huì )到底應該怎么寫(xiě)呢？下面是小編收集整理的數字電路實(shí)訓心得體會(huì )，僅供參考，大家一起來(lái)看看吧。
數字電路實(shí)訓心得體會(huì )1
數字電子技術(shù)是一門(mén)理論與實(shí)踐密切相關(guān)的學(xué)科，如果光靠理論，我們就會(huì )學(xué)的頭疼，如果借助實(shí)驗，效果就不一樣了，特別是數字電子技術(shù)實(shí)驗，能讓我們自己去驗證一下書(shū)上的理論，自己去設計，這有利于培養我們的實(shí)際設計能力和動(dòng)手能力。
通過(guò)數字電子技術(shù)實(shí)驗,我們不僅僅是做了幾個(gè)實(shí)驗,不僅要學(xué)會(huì )實(shí)驗技術(shù),更應當掌握實(shí)驗方法，即用實(shí)驗檢驗理論的方法,尋求物理量之間相互關(guān)系的方法,尋求最佳方案的.方法等等，掌握這些方法比做了幾個(gè)實(shí)驗更為重要。
在數字電子技術(shù)實(shí)驗中，我們可以根據所給的實(shí)驗儀器、實(shí)驗原理和一些條件要求,設計實(shí)驗方案、實(shí)驗步驟,畫(huà)出實(shí)驗電路圖,然后進(jìn)行測量,得出結果。
在數字電子技術(shù)實(shí)驗的過(guò)程中，我們也遇到了各種各樣的問(wèn)題，針對出現的問(wèn)題我們會(huì )采取相應的措施去解決，比如：
1、線(xiàn)路不通——運用邏輯筆去檢查導線(xiàn)是否可用;
2、芯片損壞——運用芯片檢測儀器檢測芯片是否正�？捎靡约八念�(lèi)型;
3、在一些實(shí)驗中會(huì )使用到示波器，這就要求我們能夠正確、熟悉地使用示波器，通過(guò)學(xué)習我們學(xué)會(huì )了如何調節儀器使波形便于觀(guān)察，如何在示波器上讀出相關(guān)參數，如在最后的考試實(shí)驗《555時(shí)基電路及其應用》中，我們能夠讀出多諧振蕩器的Tpl、Tph和單穩態(tài)觸發(fā)器的暫態(tài)時(shí)間Tw，還有有時(shí)是因為接入線(xiàn)的問(wèn)題，此時(shí)可以通過(guò)換用原裝線(xiàn)來(lái)解決。
同時(shí)，我們也得到了不少經(jīng)驗教訓：
1、當實(shí)驗過(guò)程中若遇到問(wèn)題，不要盲目的把導線(xiàn)全部拆掉，然后又重新連接一遍，這樣不但浪費時(shí)間，而且也無(wú)法達到鍛煉我們動(dòng)手動(dòng)腦能力的目的。此時(shí)，我們應該靜下心來(lái)，冷靜地分析問(wèn)題的所在，有可能存在哪一環(huán)節，比如實(shí)驗原理不正確，或是實(shí)驗電路需要修正等等，只有這樣我們的能力才能有所提高。
2、在實(shí)驗過(guò)程中，要學(xué)會(huì )分工協(xié)作，不能一味的自己動(dòng)手或是自己一點(diǎn)也不參與其中。
3、在實(shí)驗過(guò)程中，要互相學(xué)習，學(xué)習優(yōu)秀同學(xué)的方法和長(cháng)處，同時(shí)也要學(xué)會(huì )虛心向指導老師請教，當然這要建立在自己獨立思考過(guò)的基礎上。
數字電子技術(shù)實(shí)驗，有利于掌握知識體系與學(xué)習方法，有利于激發(fā)我們學(xué)習的主動(dòng)性，增強自信心，有利于培養我們的創(chuàng )新鉆研的能力，有利于書(shū)本知識技能的鞏固和遷移。通過(guò)在數字電子技術(shù)實(shí)驗中的實(shí)踐，我收獲了許多!
數字電路實(shí)訓心得體會(huì )2
數字電路又可稱(chēng)為邏輯電路，通過(guò)與（&），或（>=1），非（o），異或（=1），同或（=）等門(mén)電路來(lái)實(shí)現邏輯。
邏輯電路又可分為組合邏輯電路和時(shí)序邏輯電路。組合邏輯電路是指在某一時(shí)刻的輸出狀態(tài)僅僅取決于在該時(shí)刻的輸入狀態(tài)，而與電路過(guò)去的狀態(tài)無(wú)關(guān)。
TTL和CMOS電路：TTL是晶體管輸入晶體管輸出邏輯的縮寫(xiě)，它用的電源為5V。CMOS電路是由PMOS管和NMOS管（源極一般接地）組合而成，電源電壓范圍較廣，從1。2V—18V都可以。
CMOS的推挽輸出：輸出高電平時(shí)N管截止，P管導通；輸出低電平時(shí)N管導通，P管截止。輸出電阻小，因此驅動(dòng)能力強。
CMOS門(mén)的漏極開(kāi)路式：去掉P管，輸出端可以直接接在一起實(shí)現線(xiàn)與功能。如果用CMOS管直接接在一起，那么當一個(gè)輸出高電平，一個(gè)輸出低電平時(shí)，P管和N管同時(shí)導通，電流很大，可能燒毀管子。單一的管子導通，只是溝道的導通，電流小，如果兩個(gè)管子都導通，則形成電流回路，電流大。
輸入輸出高阻：在P1和N1管的漏極再加一個(gè)P2管和N2管，，當要配置成高阻時(shí)，使得P2和N2管都不導通，從而實(shí)現高阻狀態(tài)。
靜態(tài)電流：輸入無(wú)狀態(tài)反轉（高低電平變換）情況下的電流。
動(dòng)態(tài)電流：電路在邏輯狀態(tài)切換過(guò)程中產(chǎn)生的功耗，包括瞬間導通功耗和負載電容充放電功耗兩部分。門(mén)電路的上升邊沿和下降邊沿是不可避免的，因此在輸入電壓由高到低或由低變高的過(guò)程中到達Vt附近時(shí)，兩管同時(shí)導通產(chǎn)生尖峰電流。該損耗取決于輸入波形的好壞（CMOS工藝），電源電壓的大小和輸入信號的重復頻率。電路的負載電容的充放電也是很大的一部分。
ESD保護：Electro—Staticdischarge， 靜電放電。
輸入輸出緩沖器：是緩沖器，不是緩存器，就是一個(gè)CMOS門(mén)電路。輸入緩沖器的作用主要是1，TTL/CMOS電平轉換接口；2，過(guò)濾外部輸入信號噪聲。輸出緩沖器的作用是增加驅動(dòng)能力。
配成輸入模式不一定比輸出模式更省電：輸入模式時(shí)輸入緩沖器會(huì )打開(kāi)，而輸出模式時(shí)輸出緩沖器會(huì )打開(kāi)。
TESEO上GPIO數據寄存器讀寫(xiě)的注意點(diǎn)：
配置成普通GPIO時(shí)，如果配置成輸出口，那么寫(xiě)數據寄存器會(huì )直接輸出該電平，讀數據寄存器實(shí)際就是讀鎖存器中最后一次被寫(xiě)入的值。如果被配置成輸入口，并且上下拉使能的話(huà)，那么寫(xiě)數據寄存器就是配置上下拉電阻，而讀數據寄存器就是讀輸入引腳的緩沖器，返回的是該引腳的當前電平狀況。有些平臺會(huì )有專(zhuān)門(mén)的狀態(tài)寄存器，無(wú)論當前引腳被配置成輸入還是輸出，讀該專(zhuān)門(mén)的狀態(tài)寄存器都返回該引腳的當前電平狀況。
引腳的BOOT state是指在上電重啟或硬重啟時(shí)引腳的狀態(tài)，reset release之后的狀態(tài)為reset state，reset state和state有可能不一樣。TESEO的UART0_TX為boot1，該引腳的信號在上電重啟或硬重啟時(shí)會(huì )被鎖存，以備reset release時(shí)給default register map用。
IO的`電源電壓配置：IO引腳歸屬于不同IOring，不同的IO ring可以被輸入不同的電壓。CPU在判決IO的邏輯電平時(shí)會(huì )和IO ring的電平（乘以高低電平的系數）作比較。
數字電路中的擺幅：輸入擺幅和輸出擺幅。輸入擺幅指的是最低輸入高電平和最高輸入低電平的差值，輸出擺幅指的是最低輸出高電平和最高輸出低電平之間的差值，TTL的擺幅偏小。
在時(shí)序邏輯電路里，如果輸入的時(shí)鐘停止，那么整個(gè)電路的功耗很低，原因是時(shí)序邏輯電路里的很多小單元的輸出是由時(shí)鐘驅動(dòng)的，時(shí)鐘停止，基本就是高阻態(tài)。如果將整個(gè)模塊的電斷了，那么就會(huì )更加省電。
串口通信電路，如果將其關(guān)掉，一般RX線(xiàn)上會(huì )是低電平，如果檢測到高電平，就會(huì )產(chǎn)生中斷，這個(gè)時(shí)候就可以重啟開(kāi)啟串口，但是第一個(gè)字節由于不在串口寄存器里面，因此，數據會(huì )丟失。
【數字電路實(shí)訓心得體會(huì )】相關(guān)文章：
數字電路實(shí)訓心得體會(huì )(3篇)11-08
實(shí)訓心得體會(huì )06-10
實(shí)訓的心得體會(huì )02-26
實(shí)訓的心得體會(huì )02-06
cad實(shí)訓心得體會(huì )06-12