- 相關(guān)推薦
諾基亞 筆試的 題目
誰(shuí)知道 (軟件開(kāi)發(fā)類(lèi))
懸賞分：10 - 提問(wèn)時(shí)間2008-3-26 01:53
諾基亞的軟件開(kāi)發(fā)類(lèi)的筆試題目誰(shuí)有提供下 ，分數以后有追加
提問(wèn)者： gsg11 - 秀才 二級
其他回答共 1 條
當前位置：主頁(yè)>名企資料庫>電信企業(yè)>pHILIpS(飛利浦)>飛利浦評價(jià)> 正文
諾基亞筆試題目
中華英才實(shí)驗室 發(fā)布時(shí)間：2007-11-27
文章正文
說(shuō)明：
1、筆試共分兩部分：第一部分為基礎篇(必答題);第二部分為專(zhuān)業(yè)篇(選答題)。
2、應聘芯片設計崗位的同學(xué)請以書(shū)面形式回答問(wèn)題并附簡(jiǎn)歷參加應聘面試。
3、如不能參加現場(chǎng)招聘的同學(xué)，請將簡(jiǎn)歷和答卷郵寄或發(fā)e-mail的形式(請注明應聘標
題)給我們，以便我們對您作出客觀(guān)、全面的評價(jià)。
第一部分:基礎篇(該部分共有試題8題,為必答題，每位應聘者按自己對問(wèn)題的理解去回
答，盡可能多回答你所知道的內容。若不清楚就寫(xiě)不清楚)。
1、我們公司的產(chǎn)品是集成電路，請描述一下你對集成電路的熟悉，列舉一些與集成電路
相關(guān)的內容(如講清楚模擬、數字、雙極型、CMOS、MCU、RISC、CISC、DSp、ASIC、
FpGA等的概念)。
2、你認為你從事研發(fā)工作有哪些特點(diǎn)?
3、基爾霍夫定理的內容是什么?
4、描述你對集成電路設計流程的熟悉
5、描述你對集成電路工藝的熟悉。
6、你知道的集成電路設計的表達方式有哪幾種?
7、描述一個(gè)交通信號燈的設計。
8、我們將研發(fā)人員分為若干研究方向，對協(xié)議和算法理解(主要應用在網(wǎng)絡(luò )通信、圖象
語(yǔ)音壓縮方面)、電子系統方案的研究、用MCU、DSp編程實(shí)現電路功能、用ASIC設計技
字串5
術(shù)設計電路(包括MCU、DSp本身)、電路功能模塊設計(包括模擬電路和數字電路)、
集成電路后端設計(主要是指綜合及自動(dòng)布局布線(xiàn)技術(shù))、集成電路設計與工藝接口的
研究。你希望從事哪方面的研究?(可以選擇多個(gè)方向。另外，已經(jīng)從事過(guò)相關(guān)研發(fā)的
人員可以具體描述你的研發(fā)經(jīng)歷)。
第二部分：專(zhuān)業(yè)篇(根據你選擇的方向回答以下你認為相關(guān)的專(zhuān)業(yè)篇的問(wèn)題。一般情況
下你只需要回答五道題以上，但請盡可能多回答你所知道的，以便我們了解你的知識結
構及技術(shù)特點(diǎn)。)
1、 請談?wù)剬σ粋�(gè)系統設計的總體思路。針對這個(gè)思路，你覺(jué)得應該具備哪些方面的知
識?
2、現有一用戶(hù)需要一種集成電路產(chǎn)品，要求該產(chǎn)品能夠實(shí)現如下功能：y=lnx，其中，
x為4位二進(jìn)制整數輸入信號。y為二進(jìn)制小數輸出，要求保留兩位小數。電源電壓為3~5
v假設公司接到該項目后，交由你來(lái)負責該產(chǎn)品的設計，試討論該產(chǎn)品的設計全程。
3、簡(jiǎn)單描述一個(gè)單片機系統的主要組成模塊，并說(shuō)明各模塊之間的數據流流向和控制流
流向。簡(jiǎn)述單片機應用系統的設計原則。
4、請用方框圖描述一個(gè)你熟悉的實(shí)用數字信號處理系統，并做簡(jiǎn)要的分析;假如沒(méi)有，
字串9
也可以自己設計一個(gè)簡(jiǎn)單的數字信號處理系統，并描述其功能及用途。
5、畫(huà)出8031與2716(2K*8ROM)的連線(xiàn)圖，要求采用三-八譯碼器，8031的p2.5,p2.4和
p2.3參加譯碼，基本地址范圍為3000H-3FFFH。該2716有沒(méi)有重疊地址?根據是什么?若
有，則寫(xiě)出每片2716的重疊地址范圍。
6、用8051設計一個(gè)帶一個(gè)8*16鍵盤(pán)加驅動(dòng)八個(gè)數碼管(共陽(yáng))的原理圖。
7、pCI總線(xiàn)的含義是什么?pCI總線(xiàn)的主要特點(diǎn)是什么?
8、請簡(jiǎn)要描述HUFFMAN編碼的基本原理及其基本的實(shí)現方法。
9、說(shuō)出OSI七層網(wǎng)絡(luò )協(xié)議中的四層(任意四層)。
10、中斷的概念?簡(jiǎn)述中斷的過(guò)程。
11、說(shuō)說(shuō)對數字邏輯中的競爭和冒險的理解，并舉例說(shuō)明競爭和冒險怎樣消除。
12、要用一個(gè)開(kāi)環(huán)脈沖調速系統來(lái)控制直流電動(dòng)機的轉速，程序由8051完成。簡(jiǎn)單原理
如下：由p3.4輸出脈沖的占空比來(lái)控制轉速，占空比越大，轉速越快;而占空比由
K7-K0八個(gè)開(kāi)關(guān)來(lái)設置，直接與p1口相連(開(kāi)關(guān)撥到下方時(shí)為"0"，撥到上方時(shí)為"1"，組成一
個(gè)八位二進(jìn)制數N)，要求占空比為N/256。
下面程序用計數法來(lái)實(shí)現這一功能，請將空余部分添完整。
字串2
MOV p1，#0FFH
LOOp1 ：MOV R4，#0FFH
--------
MOV R3，#00H
LOOp2 ：MOV A，p1
--------
SUBB A，R3
JNZ SKp1
--------
SKp1：MOV C，70H
MOV p3.4，C
ACALL DELAY ：此延時(shí)子程序略
--------
--------
AJMp LOOp1
13、用你熟悉的設計方式設計一個(gè)可預置初值的7進(jìn)制循環(huán)計數器，15進(jìn)制的呢?
14、請用HDL描述四位的全加法器、5分頻電路。
15、簡(jiǎn)述FpGA等可編程邏輯器件設計流程。
16、同步電路和異步電路的區別是什么?
17、電壓源、電流源是集成電路中經(jīng)常用到的模塊，請畫(huà)出你知道的線(xiàn)路結構，簡(jiǎn)單描
述其優(yōu)缺點(diǎn)。
18、描述反饋電路的概念，列舉他們的應用。19、放大電路的頻率補償的目的是什么，
有哪些方法?
20、畫(huà)出CMOS電路的晶體管級電路圖，實(shí)現Y=A.B C(D E)
21、請分析如下電路所實(shí)現的功能。
22、A)
#include
void testf(int*p) 字串5
{
*p =1;
}
main()
{
int *n,m[2];
n=m;
m[0]=1;
m[1]=8;
testf(n);
printf("Data value is %d ",*n);
}
------------------------------
B)
#include
void testf(int**p)
{
*p =1;
}
main()
{int *n,m[2];
n=m;
m[0]=1;
m[1]=8;
testf(&n);
printf(Data value is %d",*n);
}
下面的結果是程序A還是程序B的?
Data value is 8
那么另一段程序的結果是什么?
23、用簡(jiǎn)單電路實(shí)現，當A為輸入時(shí)，輸出B波形為：A: B:
24、LC正弦波振蕩器有哪幾種三點(diǎn)式振蕩電路，分別畫(huà)出其原理圖。
25、鎖相環(huán)有哪幾部分組成?
26、人的話(huà)音頻率一般為300~3400HZ，若對其采樣且使信號不失真，其最小的采樣頻率
應為多大?若采用8KHZ的采樣頻率，并采用8bit的pCM編碼，則存儲一秒鐘的信號數據量
有多大?
27、在CMOS電路中，要有一個(gè)單管作為開(kāi)關(guān)管精確傳遞模擬低電平，這個(gè)單管你會(huì )用p管
還是N管，為什么?
28、畫(huà)出由運放構成加法、減法、微分、積分運算的電路原理圖。并畫(huà)出一個(gè)晶體管級
的運放電路。
29、數字濾波器的分類(lèi)和結構特點(diǎn)。
30、DAC和ADC的實(shí)現各有哪些方法?
31、描述CMOS電路中閂鎖效應產(chǎn)生的過(guò)程及最后的結果?
32、什么叫做OTp片、掩膜片，兩者的區別何在?
33、列舉幾種集成電路典型工藝。工藝上常提到0.25,0.18指的是什么?
34、請描述一下國內的工藝現狀。
35、請簡(jiǎn)述一下設計后端的整個(gè)流程?
36、有否接觸過(guò)自動(dòng)布局布線(xiàn)?請說(shuō)出一兩種工具軟件。自動(dòng)布局布線(xiàn)需要哪些基本元
素?
37、半導體工藝中，摻雜有哪幾種方式?
38、什么是NMOS、pMOS、CMOS?什么是增強型、耗盡型?什么是pNp、NpN?他們有什么
差別?
39、為什么一個(gè)標準的倒相器中p管的寬長(cháng)比要比N管的寬長(cháng)比大? 字串5
40、硅柵COMS工藝中N阱中做的是p管還是N管，N阱的阱電位的連接有什么要求?
漢王筆試
1、下面是一些基本的數字電路知識問(wèn)題，請簡(jiǎn)要回答之。
a) 什么是Setup 和Holdup時(shí)間?
Setup/hold time 是測試芯片對輸入信號和時(shí)鐘信號之間的時(shí)間要求。建立時(shí)間是指觸
發(fā)器的時(shí)鐘信號上升沿到來(lái)以前，數據穩定不變的時(shí)間。輸入信號應提前時(shí)鐘上升沿
(如上升沿有效)T時(shí)間到達芯片，這個(gè)T就是建立時(shí)間-Setup time.
如不滿(mǎn)足setup time,這個(gè)數據就不能被這一時(shí)鐘打入觸發(fā)器，只有在下一個(gè)時(shí)
鐘上升沿，數據才能被打入觸發(fā)器。
保持時(shí)間是指觸發(fā)器的時(shí)鐘信號上升沿到來(lái)以后，數據穩定不變的時(shí)間。
假如holdtime不夠，數據同樣不能被打入觸發(fā)器。
b) 什么是競爭與冒險現象?怎樣判定?如何消除?
c) 請畫(huà)出用D觸發(fā)器實(shí)現2倍分頻的邏輯電路?
d) 什么是"線(xiàn)與"邏輯，要實(shí)現它，在硬件特性上有什么具體要求?
e) 什么是同步邏輯和異步邏輯?
f) 請畫(huà)出微機接口電路中，典型的輸入設備與微機接口邏輯示意圖(數據接口、控制接
口、所存器/緩沖器)。
g) 你知道那些常用邏輯電平?TTL與COMS電平可以直接互連嗎? 字串4
2、 可編程邏輯器件在現代電子設計中越來(lái)越重要，請問(wèn)：
a) 你所知道的可編程邏輯器件有哪些?
b) 試用VHDL或VERILOG、ABLE描述8位D觸發(fā)器邏輯。
3、 設想你將設計完成一個(gè)電子電路方案。請簡(jiǎn)述用EDA軟件(如pROTEL)進(jìn)行設計(包
括原理圖和pCB圖)到調試出樣機的整個(gè)過(guò)程。在各環(huán)節應注重哪些問(wèn)題?
飛利浦-大唐筆試歸來(lái)
1、用邏輯們和cmos電路實(shí)現ab cd
2、用一個(gè)二選一mux和一個(gè)inv實(shí)現異或
3、給了reg的setup,hold時(shí)間，求中間組合邏輯的delay范圍。
4. 如何解決亞穩態(tài)
5. 用verilog/vhdl寫(xiě)一個(gè)fifo控制器
6. 用verilog/vddl檢測stream中的特定字符串
信威dsp軟件面試題
1)DSp和通用處理器在結構上有什么不同，請簡(jiǎn)要畫(huà)出你熟悉的一種DSp結構圖
2)說(shuō)說(shuō)定點(diǎn)DSp和浮點(diǎn)DSp的定義(或者說(shuō)出他們的區別)
3)說(shuō)說(shuō)你對循環(huán)尋址和位反序尋址的理解
4)請寫(xiě)出【-8，7】的二進(jìn)制補碼，和二進(jìn)制偏置碼。用Q15表示出0.5和-0.5
揚智電子筆試
第一題：用mos管搭出一個(gè)二輸入與非門(mén)。
第二題：集成電路前段設計流程，寫(xiě)出相關(guān)的工具。 字串6
第三題：名詞IR