- 相關(guān)推薦
電子公司面試題集
1 什么是Setup 和Holdup時(shí)間?
建立時(shí)間(Setup Time)和保持時(shí)間(Hold time)。建立時(shí)間是指在時(shí)鐘邊沿前，數據信號需要保持不變的時(shí)間。保持時(shí)間是指時(shí)鐘跳變邊沿后數據信號需要保持不變的時(shí)間。見(jiàn)圖1。
如果不滿(mǎn)足建立和保持時(shí)間的話(huà)，那么DFF將不能正確地采樣到數據，將會(huì )出現metastability的情況。
如果數據信號在時(shí)鐘沿觸發(fā)前后持續的時(shí)間均超過(guò)建立和保持時(shí)間，那么超過(guò)量就分別被稱(chēng)為建立時(shí)間裕量和保持時(shí)間裕量。
圖1 建立時(shí)間和保持時(shí)間示意圖
2什么是競爭與冒險現象?怎樣判斷?如何消除?
在組合邏輯中，由于門(mén)的輸入信號通路中經(jīng)過(guò)了不同的延時(shí)，導致到達該門(mén)的時(shí)間不一致叫競爭。
產(chǎn)生毛刺叫冒險。
如果布爾式中有相反的信號則可能產(chǎn)生競爭和冒險現象。
解決方法：一是添加布爾式的消去項，二是在芯片外部加電容。
3 用D觸發(fā)器實(shí)現2倍分頻的邏輯電路?
Verilog描述：
module divide2( clk , clk_o, reset);
input clk , reset;
output clk_o;
wire in;
reg out ;
always @ ( posedge clk or posedge reset)
if ( reset)
out <= 0;
else
out <= in;
assign in = ~out;
assign clk_o = out;
endmodule
圖形描述：
4 什么是"線(xiàn)與"邏輯，要實(shí)現它，在硬件特性上有什么具體要求?
線(xiàn)與邏輯是兩個(gè)輸出信號相連可以實(shí)現與的功能。在硬件上，要用oc門(mén)來(lái)實(shí)現，由于不用oc門(mén)可能使灌電流過(guò)大，而燒壞邏輯門(mén)。
同時(shí)在輸出端口應加一個(gè)上拉電阻。
5 什么是同步邏輯和異步邏輯?
同步邏輯是時(shí)鐘之間有固定的因果關(guān)系。
異步邏輯是各時(shí)鐘之間沒(méi)有固定的因果關(guān)系。
6 請畫(huà)出微機接口電路中，典型的輸入設備與微機接口邏輯示意圖(數據接口、控制接口、所存器/緩沖器)。
7 你知道那些常用邏輯電平?TTL與COMS電平可以直接互連嗎?
12，5，3.3
TTL和CMOS不可以直接互連，由于TTL是在0.3-3.6V之間，而CMOS則是有在12V的有在5V的。CMOS輸出接到TTL是可以直接互連。TTL接到CMOS需要在輸出端口加一上拉電阻接到5V或者12V。
8 可編程邏輯器件在現代電子設計中越來(lái)越重要，請問(wèn)：你所知道的可編程邏輯器件有哪些?
pAL，pLD，CpLD，FpGA。
9 試用VHDL或VERILOG、ABLE描述8位D觸發(fā)器邏輯。
module dff8(clk , reset, d, q);
input clk;
input reset;
input [7:0] d;
output [7:0] q;
reg [7:0] q;
always @ (posedge clk or posedge reset)
if(reset)
q <= 0;
else
q <= d;
endmodule
10 設想你將設計完成一個(gè)電子電路方案。請簡(jiǎn)述用EDA軟件(如pROTEL)進(jìn)行設計(包
括原理圖和pCB圖)到調試出樣機的整個(gè)過(guò)程。在各環(huán)節應注意哪些問(wèn)題?
電源的穩定上，電容的選取上，以及布局的大小。
11 用邏輯門(mén)和cmos電路實(shí)現ab+cd
12 用一個(gè)二選一mux和一個(gè)inv實(shí)現異或
13 給了reg的setup,hold時(shí)間，求中間組合邏輯的delay范圍。
Delay < period - setup - hold
14 如何解決亞穩態(tài)
亞穩態(tài)是指觸發(fā)器無(wú)法在某個(gè)規定時(shí)間段內達到一個(gè)可確認的狀態(tài)。當一個(gè)觸發(fā)器進(jìn)入亞穩態(tài)時(shí)，既無(wú)法預測該單元的輸出電平，也無(wú)法預測何時(shí)輸出才能穩定在某個(gè)正確的電平上。在這個(gè)穩定期間，觸發(fā)器輸出一些中間級電平，或者可能處于振蕩狀態(tài)，并且這種無(wú)用的輸出電平可以沿信號通道上的各個(gè)觸發(fā)器級聯(lián)式傳播下去。
15 用verilog/vhdl寫(xiě)一個(gè)fifo控制器
包括空，滿(mǎn)，半滿(mǎn)信號。
16 用verilog/vddl檢測stream中的特定字符串
分狀態(tài)用狀態(tài)機寫(xiě)。
17 用mos管搭出一個(gè)二輸入與非門(mén)。
18 集成電路前段設計流程，寫(xiě)出相關(guān)的工具。
19 名詞IRQ,BIOS,USB,VHDL,SDR
IRQ: Interrupt ReQuest
BIOS: Basic Input Output System
USB: Universal Serial Bus
VHDL: VHIC Hardware Description Language
SDR: Single Data Rate
20 unix 命令cp -r, rm,uname
21 用波形表示D觸發(fā)器的功能
22 寫(xiě)異步D觸發(fā)器的verilog module
module dff8(clk , reset, d, q);
input clk;
input reset;
input d;
output q;
reg q;
always @ (posedge clk or posedge reset)
if(reset)
q <= 0;
else
q <= d;
endmodule
23 What is pC Chipset?
芯片組(Chipset)是主板的核心組成部分，按照在主板上的排列位置的不同，通常分為北橋芯片和南橋芯片。北橋芯片提供對CpU的類(lèi)型和主頻、內存的類(lèi)型和最大容量、ISA/pCI/AGp插槽、ECC糾錯等支持。南橋芯片則提供對KBC(鍵盤(pán)控制器)、RTC(實(shí)時(shí)時(shí)鐘控制器)、USB(通用串行總線(xiàn))、Ultra DMA/33(66)EIDE數據傳輸方式和ACpI(高級能源管理)等的支持。其中北橋芯片起著(zhù)主導性的作用，也稱(chēng)為主橋(Host Bridge)。
除了最通用的南北橋結構外，目前芯片組正向更高級的加速集線(xiàn)架構發(fā)展，Intel的8xx系列芯片組就是這類(lèi)芯片組的代表，它將一些子系統如IDE接口、音效、MODEM和USB直接接入主芯片，能夠提供比pCI總線(xiàn)寬一倍的帶寬，達到了266MB/s。
24 用傳輸門(mén)和反向器搭一個(gè)邊沿觸發(fā)器
25 畫(huà)狀態(tài)機，接受1，2，5分錢(qián)的賣(mài)報機，每份報紙5分錢(qián)
12:19 添加評論 閱讀評論 (1) 固定鏈接 引用通告 (0) 記錄它 計算機與 Internet
固定鏈接http://achilles.spaces.live.com/blog/cns!B509145A1DC726F0!203.entry
添加評論硬件工程師基礎知識
硬件工程師基礎知識
硬件工程師基礎知識
目的：基于實(shí)際經(jīng)驗與實(shí)際項目詳細理解并掌握成為合格的硬件工程師的最基本知識。
1) ;基本設計規范
2) ;CpU基本知識、架構、性能及選型指導
3) ;MOTOROLA公司的powerpC系列基本知識、性能詳解及選型指導
4) ;網(wǎng)絡(luò )處理器(INTEL、MOTOROLA、IBM)的基本知識、架構、性能及選型
5) ;常用總線(xiàn)的基本知識、性能詳解
6) ;各種存儲器的詳細性能介紹、設計要點(diǎn)及選型
7) ;Datacom、Telecom領(lǐng)域常用物理層接口芯片基本知識，性能、設計要點(diǎn)及選型
8) ;常用器件選型要點(diǎn)與精華
9) ;FpGA、CpLD、EpLD的詳細性能介紹、設計要點(diǎn)及選型指導
10) ;VHDL和Verilog ;HDL介紹
11) ;網(wǎng)絡(luò )基礎
12) ;國內大型通信設備公司硬件研究開(kāi)發(fā)流程;
二.最流行的EDA工具指導
熟練掌握并使用業(yè)界最新、最流行的專(zhuān)業(yè)設計工具
1) ;Innoveda公司的ViewDraw，powerpCB，Cam350
2) ;CADENCE公司的OrCad， ;Allegro，Spectra
3) ;Altera公司的MAX+pLUS ;II
4) ;學(xué)習熟練使用VIEWDRAW、ORCAD、pOWERpCB、SpECCTRA、ALLEGRO、CAM350、MAX+pLUS ;II、ISE、FOUNDATION等工具;
5) ;XILINX公司的FOUNDATION、ISE
一. ;硬件總體設計
掌握硬件總體設計所必須具備的硬件設計經(jīng)驗與設計思路
1) ;產(chǎn)品需求分析
2) ;開(kāi)發(fā)可行性分析
3) ;系統方案調研
4) ;總體架構，CpU選型，總線(xiàn)類(lèi)型
5) ;數據通信與電信領(lǐng)域主流CpU：M68k系列，powerpC860，powerpC8240，8260體系結構，性能及對比;
6) ;總體硬件結構設計及應注意的問(wèn)題;
7) ;通信接口類(lèi)型選擇
8) ;任務(wù)分解
9) ;最小系統設計;
10) ;pCI總線(xiàn)知識與規范;
11) ;如何在總體設計階段避免出現致命性錯誤;
12) ;如何合理地進(jìn)行任務(wù)分解以達到事半功倍的效果?
13) ;項目案例：中、低端路由器等
二. ;硬件原理圖設計技術(shù) ;
目的：通過(guò)具體的項目案例，詳細進(jìn)行原理圖設計全部經(jīng)驗，設計要點(diǎn)與精髓揭密。
1) ;電信與數據通信領(lǐng)域主流CpU(M68k，powerpC860，8240，8260等)的原理設計經(jīng)驗與精華;
2) ;Intel公司pC主板的原理圖設計精髓
3) ;網(wǎng)絡(luò )處理器的原理設計經(jīng)驗與精華;
4) ;總線(xiàn)結構原理設計經(jīng)驗與精華;
5) ;內存系統原理設計經(jīng)驗與精華;
6) ;數據通信與電信領(lǐng)域通用物理層接口的原理設計經(jīng)驗與精華; ;
7) ;電信與數據通信設備常用的WATCHDOG的原理設計經(jīng)驗與精華;
8) ;電信與數據通信設備系統帶電插拔原理設計經(jīng)驗與精華;
9) ;晶振與時(shí)鐘系統原理設計經(jīng)驗與精華;
10) ;pCI總線(xiàn)的原理圖設計經(jīng)驗與精華;
11) ;項目案例：中、低端路由器等
三.硬件pCB圖設計
目的：通過(guò)具體的項目案例，進(jìn)行pCB設計全部經(jīng)驗揭密，使你迅速成長(cháng)為優(yōu)秀的硬件工程師
1) ;高速CpU板pCB設計經(jīng)驗與精華;
2) ;普通pCB的設計要點(diǎn)與精華
3) ;MOTOROLA公司的powerpC系列的pCB設計精華
4) ;Intel公司pC主板的pCB設計精華
5) ;pC主板、工控機主板、電信設備用主板的pCB設計經(jīng)驗精華;
6) ;國內著(zhù)名通信公司pCB設計規范與工作流程;
7) ;pCB設計中生產(chǎn)、加工工藝的相關(guān)要求;
8) ;高速pCB設計中的傳輸線(xiàn)問(wèn)題;
9) ;電信與數據通信領(lǐng)域主流CpU(powerpC系列)的pCB設計經(jīng)驗與精華;
10) ;電信與數據通信領(lǐng)域通用物理層接口(百兆、千兆以太網(wǎng)，ATM等)的pCB設計經(jīng)驗與精華;
11) ;網(wǎng)絡(luò )處理器的pCB設計經(jīng)驗與精華;
12) ;pCB步線(xiàn)的拓撲結構極其重要性;
13) ;pCI步線(xiàn)的pCB設計經(jīng)驗與精華;
14) ;SDRAM、DDR ;SDRAM(125/133MHz)的pCB設計經(jīng)驗與精華;
15) ;項目案例：中端路由器pCB設計
四.硬件調試
目的：以具體的項目案例，傳授硬件調試、測試經(jīng)驗與要點(diǎn)
1) ;硬件調試等同于黑箱調試，如何快速分析、解決問(wèn)題?
2) ;大量調試經(jīng)驗的傳授;
3) ;如
【電子公司面試題集】相關(guān)文章：
電子求職信范文和電子求職面試題07-11
寶馬公司面試題07-11
世界最佳公司面試題07-11
IT公司筆試面試題系列07-12
某公司面試題及答案07-11
華為公司 java人員面試題07-11
我遇到的互聯(lián)網(wǎng)公司的面試題07-12
求大公司招聘的面試題分享07-11
電子公司實(shí)習總結06-15